4 мощных логических элемента 2И-НЕ

4 мощных логических элемента 2И-НЕ с мощным выходом и открытым коллектором

2 логических элемента "2И-НЕ" с открытым коллектором

1 логический элемент 8И-НЕ

4 логических элемента 2И-НЕ

3 логических элемента 3И-НЕ

2 мощных логических элемента 4И-НЕ

2 логических элемента 4И-НЕ с открытым коллектором

4 логических элемента 2И-НЕ с открытым коллектором

2 4-входовых расширителя по ИЛИ

8-входовой расширитель по ИЛИ

4 логических элемента 2ИЛИ-НЕ

2 логических элемента 4ИЛИ-НЕ со стробированием

2 логических элемента 4ИЛИ-НЕ со стробированием

3 логических элемента 3ИЛИ-НЕ

4 мощных логических элемента 2ИЛИ-НЕ

4 логических элемента 2И

4 логических элемента 2И с мощным выходом с открытым коллектором

4 логических элемента 2ИЛИ

2 логических элемента "2ИЛИ" с мощным открытым коллекторным выходом

6 логических элементов НЕ

6 повторителей с тремя состояниями

4 двухвходовых элемента "Исключающее-ИЛИ" с открытым коллекторным выходом

4 двухвходовых элемента "Исключающее-ИЛИ"

2 двухвходовых элемента с общим входом 2И-НЕ и двумя мощными транзисторами

4 драйвера с тремя состояниями

6 повторителей с повышенным коллекторным напряжением (мощных)

2 логических элемента 2-2И-2ИЛИ-НЕ, один из которых расширяемый по ИЛИ

Логический элемент 2-2-2-3И-4ИЛИ-НЕ с расширением по ИЛИ

Логический элемент 4-4И-2ИЛИ-НЕ с расширением по ИЛИ

Преобразователь двоично-десятичного кода в двоичный

Преобразователь двоичного кода в двоично-десятичный

ПЗУ емкостью 1024 бит (с организацией 256 х 4) с использованием в качестве преобразователя двоичного кода в код знаков русского алфавита. 

ПЗУ емкостью 1024 бит (с организацией 256 х 4) с использованием в качестве преобразователя двоичного кода в код знаков латинского алфавита. 

ПЗУ емкостью 1024 бит (с организацией 256 х 4) с использованием в качестве преобразователя двоичного кода в код дополнительных знаков.

16-битное регистровое запоминающее устройство

ОЗУ на 16 бит (16 слов на 1 разряд) со схемами управления

ОЗУ на 64 бит (16 слов на 4 разряда) с произвольной выборкой

ОЗУ на 256 бит (256 слов на 1 разряд) со схемами разрядного и адресного управления

Триггер J-K с логикой 3И на входе

6 триггеров Шмитта

4 триггера Шмитта с логикой 2И-НЕ

2 D-триггера

4 D-лэтча

4 D-лэтча с прямыми и инверсными выходами

Счетверенный D-триггер со сбросом

Многофункциональный элемент для ЭВМ

двухканальный электронный регулятор тембра ВЧ и НЧ

двухканальный усилитель электронной регулировки громкости с выбором тонкоррекции и баланса

схема коррекции сигналов цветности

Двоично-десятичный декодер

14-разрядный двоичный счетчик-делитель

Двоичный счетчик с устройством управления (календарь)

5-разрядный счетчик

Счетчик по модулю 6 с выводом на 7-сегментный индикатор

Счетчик по модулю 10 с выводом на 7-сегментный индикатор

Десятичный счетчик делитель

4-разрядный сумматор

8-разрядный сдвигающий регистр

4-разрядный сдвигающий регистр

4 двунаправленных переключателя

2 логических элемента 4И-НЕ

3 логических элемента 3И-НЕ

3 логических элемента 3ИЛИ-НЕ

3 логических элемента 3ИЛИ-НЕ

2 логических элемента 4ИЛИ-НЕ

Элемент 9И и элемент НЕ

Элемент логический универсальный

2 логических элемента 4ИЛИ-НЕ и логический элемент НЕ

2 логических элемента 4И-НЕ и логический элемент НЕ

4 двухвходовых элемента "Исключающее-ИЛИ"

2 логических элемента 3ИЛИ-НЕ и логический элемент НЕ

3 логических элемента 3И-ИЛИ

5 преобразователей уровня КМОП-ТТЛ

6 преобразователей уровня с инверсией

6 преобразователей уровня

матрица-накопитель ОЗУ на 16 бит. содержит 128 интегральных элементов

2 триггера J-K

2 D-триггера со сбросом

2 D-триггера